Low Complexity Equivalent Circuit Models for VLSI Interconnects

Mihai Telescu; Noël Tanguy; Pascale Bréhonnet; Pierre Vilbé; Léon-Claude Calvez

Low Complexity Equivalent Circuit Models for VLSI Interconnects

Mihai Telescu ^{1, 2} Noël Tanguy ^{1, 2} Pascale Bréhonnet ^{1, 2} Pierre Vilbé ^{1, 2} Léon-Claude Calvez ^{1, 2}

1 Lab-STICC - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (UMR 3192)

2 LEST - Laboratoire d'Electronique et Systèmes de Télécommunications

Abstract : In this paper we present a technique for generating low complexity equivalent circuit models for VLSI circuit interconnects via the Laguerre-Gram model order reduction (MOR) method developed by our team. We discuss model passivity and equivalent circuit implementation and then show the advantages of our method in preserving important signal parameters such as rise time, delay and overshoot.

Keywords : othogonal functions model order reduction macro-modeling interconnects signal integrity

Type de document :

Communication dans un congrès

10th IEEE Workshop on Signal Propagation on Interconnects, May 2006, Berlin-Mitte, Germany. pp.271-274, 2006

Domaine :

Sciences de l'ingénieur [physics] / Micro et nanotechnologies/Microélectronique

Liste complète des métadonnées

Littérature citée [5 références] Voir Masquer Télécharger

http://hal.univ-brest.fr/hal-00468947
Contributeur : Noël Tanguy <>
Soumis le : jeudi 1 avril 2010 - 10:58:06
Dernière modification le : mardi 16 janvier 2018 - 15:54:15
Document(s) archivé(s) le : vendredi 2 juillet 2010 - 20:21:16

SPI2006_IEEE_telescu.pdf

Fichiers éditeurs autorisés sur une archive ouverte

Low Complexity Equivalent Circuit Models for VLSI Interconnects

Fichier

Identifiants

Collections

Citation

Exporter

Métriques

147

111

Contact

Low Complexity Equivalent Circuit Models for VLSI Interconnects

Fichier

Identifiants

Collections

Citation

Exporter

Partager

Métriques

147

111

Contact