Low Complexity Equivalent Circuit Models for VLSI Interconnects

Abstract : In this paper we present a technique for generating low complexity equivalent circuit models for VLSI circuit interconnects via the Laguerre-Gram model order reduction (MOR) method developed by our team. We discuss model passivity and equivalent circuit implementation and then show the advantages of our method in preserving important signal parameters such as rise time, delay and overshoot.
Type de document :
Communication dans un congrès
10th IEEE Workshop on Signal Propagation on Interconnects, May 2006, Berlin-Mitte, Germany. pp.271-274, 2006
Liste complète des métadonnées

Littérature citée [5 références]  Voir  Masquer  Télécharger

http://hal.univ-brest.fr/hal-00468947
Contributeur : Noël Tanguy <>
Soumis le : jeudi 1 avril 2010 - 10:58:06
Dernière modification le : mardi 16 janvier 2018 - 15:54:15
Document(s) archivé(s) le : vendredi 2 juillet 2010 - 20:21:16

Fichier

SPI2006_IEEE_telescu.pdf
Fichiers éditeurs autorisés sur une archive ouverte

Identifiants

  • HAL Id : hal-00468947, version 1

Citation

Mihai Telescu, Noël Tanguy, Pascale Bréhonnet, Pierre Vilbé, Léon-Claude Calvez. Low Complexity Equivalent Circuit Models for VLSI Interconnects. 10th IEEE Workshop on Signal Propagation on Interconnects, May 2006, Berlin-Mitte, Germany. pp.271-274, 2006. 〈hal-00468947〉

Partager

Métriques

Consultations de la notice

158

Téléchargements de fichiers

111