Architecture Models Refinement for Fine Grain Timing Analysis of Embedded Systems

Etienne Borde 1 Smail Rahmoun 1 Fabien Cadoret 1 Laurent Pautet 1 Frank Singhoff 2 Pierre Dissaux 3
1 LTCI - Laboratoire Traitement et Communication de l'Information
2 Lab-STICC_UBO_CACS_MOCS
Lab-STICC - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance, UBO - Université de Brest
3 Ellidiss Technologies [Brest]
Type de document :
Communication dans un congrès
IEEE International Symposium on Rapid System Prototyping, Oct 2014, New Dehli, India. 2014
Liste complète des métadonnées
http://hal.univ-brest.fr/hal-01121019
Contributeur : Frank Singhoff <>
Soumis le : vendredi 27 février 2015 - 11:07:06
Dernière modification le : mardi 16 janvier 2018 - 15:54:23

Identifiants

  • HAL Id : hal-01121019, version 1

Collections

UNIV-BREST | TELECOM-PARISTECH | LAB-STICC | ENIB | LAB-STICC_ENIB | PARISTECH | LAB-STICC_UBO

Citation

Etienne Borde, Smail Rahmoun, Fabien Cadoret, Laurent Pautet, Frank Singhoff, et al.. Architecture Models Refinement for Fine Grain Timing Analysis of Embedded Systems. IEEE International Symposium on Rapid System Prototyping, Oct 2014, New Dehli, India. 2014. 〈hal-01121019〉

Exporter

BibTeX TEI DC DCterms EndNote

Partager

Métriques

Consultations de la notice

270

Contact

support.ccsd.cnrs.fr
hal.support@ccsd.cnrs.fr
Logo CCSD