Plateforme CAO pour le test de circuits mixtes

Résumé : La complexité croissante des puces microélectroniques pose de très importants problèmes de test, avec des coûts en forte augmentation dus principalement à l'utilisation d'équipements de test très sophistiqués et à des temps de test trop long. Ceci est particulièrement vrai dans le cas des puces mixtes, intégrant simultanément des parties numériques ainsi que des parties analogiques, mixtes ou RF. De nombreuses recherches sont en cours dans le domaine du test de circuits mixtes. Ces recherches concernent des techniques permettant l'optimisation du test lors de la production ou lors de l'utilisation des puces dans leur application finale (test en ligne ou hors ligne). Certaines de ces techniques permettent d'ajouter des circuits additionnels dans la puce pour faciliter le test (conception en vue du test) et même réaliser un auto-test. Cependant, elles doivent être évaluées lors de la conception afin d'estimer la qualité des tests proposés et évaluer les avantages économiques obtenus. Ceci nécessite l'utilisation d'outils de CAO orientés au test (CAT) qui se font rares et généralement non commercialisés en raison de leur nature académique, ce qui limite leur application, ainsi, leur utilisation. Dans le cadre de cette thèse, nous avons développé une plateforme de CAT permettant de valider les techniques de test analogique, incluant des outils de modélisation, d'injection et de simulation de fautes ainsi que des outils de génération et d'optimisation de vecteurs de test analogiques. Une nouvelle méthode statistique a été proposée afin d'évaluer la qualité d'une technique de test lors de la phase design. Cette technique permet de fixer les limites des critères de test considérés. Ensuite, les différentes métriques de test (telles que la Couverture de fautes, le Taux de défauts ou la Perte de Rendement) sont évaluées sous la présence de fautes paramétriques ou catastrophiques. Des tests spécifiques à la détection de fautes peuvent être ajoutés pour augmenter la Couverture de fautes. Cette plateforme de CAT est intégrée dans l'environnement de conception microélectronique Cadence.
Type de document :
Ouvrage (y compris édition critique et traduction)
Salvador Mir. Institut National Polytechnique de Grenoble - INPG, S. Mir (Dir.), pp.160, 2007
Liste complète des métadonnées

http://hal.univ-brest.fr/hal-00521998
Contributeur : Ahcène Bounceur <>
Soumis le : mercredi 29 septembre 2010 - 12:02:05
Dernière modification le : mercredi 16 mai 2018 - 18:30:04

Identifiants

  • HAL Id : hal-00521998, version 1

Collections

Citation

A. Bounceur. Plateforme CAO pour le test de circuits mixtes. Salvador Mir. Institut National Polytechnique de Grenoble - INPG, S. Mir (Dir.), pp.160, 2007. 〈hal-00521998〉

Partager

Métriques

Consultations de la notice

117