Test limit evaluation for an ADC Design-for-Test approach by using a CAT platform - Université de Bretagne Occidentale
Communication Dans Un Congrès Année : 2008

Test limit evaluation for an ADC Design-for-Test approach by using a CAT platform

Résumé

This paper presents a Design-for-Test method for folded and interpolated analog-to-digital converters. The test approach samples relative voltage deviations among internal circuit nodes. A fault simulation is used to establish the fault detection threshold of the BIST by using a CAT platform.

Domaines

Micro et nanotechnologies/Microélectronique

Ahcène Bounceur  : Connectez-vous pour contacter le contributeur

https://hal.univ-brest.fr/hal-00521991

Soumis le : mercredi 29 septembre 2010-11:48:24

Dernière modification le : mercredi 18 décembre 2024-09:47:41

Fichier non déposé

Dates et versions

hal-00521991 , version 1 (29-09-2010)

Identifiants

  • HAL Id : hal-00521991 , version 1

Citer

Y. Lechuga, Ahcène Bounceur, R. Mozuelos, Mar Matinez, S. Bracho, et al.. Test limit evaluation for an ADC Design-for-Test approach by using a CAT platform. 23rd International Conference on Design of Circuits and Integrated Systems (DCIS'08),, Nov 2008, France. pp.0. ⟨hal-00521991⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-BREST UGA CNRS TIMA
76 Consultations
0 Téléchargements

Partager

More