Laguerre-Gram reduced order modeling applied to VLSI circuit interconnects

Abstract : Reduced order modeling has become a vital tool for decreasing computational cost in time domain simulations. In this paper we present a Laguerre-Gram model-order reduction technique applied to admittance matrices of circuit interconnect lines. We show reduction results for a single line and for a system of two coupled lines but also an iterative solution for obtaining better low order approximations of delayed signals.
Type de document :
Communication dans un congrès
IEEE PRIME (Ph.D. Research in Microelectronics and Electronics), Jul 2005, Lausanne, Switzerland. 2, pp.119 - 122, 2005, 〈10.1109/RME.2005.1542951〉
Liste complète des métadonnées

Littérature citée [9 références]  Voir  Masquer  Télécharger

http://hal.univ-brest.fr/hal-00469005
Contributeur : Noël Tanguy <>
Soumis le : jeudi 1 avril 2010 - 11:29:15
Dernière modification le : mardi 16 janvier 2018 - 15:54:15
Document(s) archivé(s) le : vendredi 2 juillet 2010 - 20:44:41

Fichier

IEEEPrime2005.pdf
Fichiers éditeurs autorisés sur une archive ouverte

Identifiants

Citation

Mihai Telescu, Pascale Bréhonnet, Noël Tanguy, Pierre Vilbé, Léon-Claude Calvez. Laguerre-Gram reduced order modeling applied to VLSI circuit interconnects. IEEE PRIME (Ph.D. Research in Microelectronics and Electronics), Jul 2005, Lausanne, Switzerland. 2, pp.119 - 122, 2005, 〈10.1109/RME.2005.1542951〉. 〈hal-00469005〉

Partager

Métriques

Consultations de la notice

173

Téléchargements de fichiers

75